ข้อมูลเบื้องต้นเกี่ยวกับเทคโนโลยี ASIC | ประเภทต่างๆ, การออกแบบ, การใช้งาน

ในบทช่วยสอนนี้ เราจะเห็นข้อมูลเบื้องต้นเกี่ยวกับ ASIC เทคนิคการออกแบบ ASIC ประเภทต่างๆ โฟลว์การออกแบบ ASIC แอปพลิเคชัน และอื่นๆ อีกมากมีอะไรบ้าง บทนำสรุปประวัติโดยย่อของ ASIC ASIC ประเภทต่าง ๆ มีอะไรบ้าง? ASICSemi แบบกำหนดเองแบบเต็ม -กำหนดเอง ASICgate Array ASIC มาตรฐานเซลล์ตาม ASICDesign FlowApplicationsIntroduction ในแง่กว้าง วงจรรวมเฉพาะแอปพลิเคชันหรือเพียงแค่ ASIC สามารถกำหนดเป็นวงจรรวมที่ปรับแต่งสำหรับแอปพลิเคชันเฉพาะหรือการใช้งานขั้นสุดท้าย แทนที่จะใช้เพื่อวัตถุประสงค์ทั่วไป ตัวอย่างพื้นฐานบางประการของ ASIC ได้แก่ IC ในเครื่องเล่นดีวีดีเพื่อถอดรหัสข้อมูลบนแผ่นดิสก์แบบออปติคัลหรือ IC ที่ออกแบบให้เป็นตัวควบคุมการชาร์จสำหรับแบตเตอรี่ลิเธียมไอออน ASIC ค่อนข้างแตกต่างจากไอซีมาตรฐานอื่นๆ เช่น ไมโครโปรเซสเซอร์หรือหน่วยความจำ เนื่องจากได้รับการออกแบบมาเพื่อ ใช้งานได้หลากหลาย ในทางตรงกันข้าม ASIC สามารถใช้ได้เฉพาะในแอปพลิเคชันที่ออกแบบมาโดยเฉพาะให้ทำงาน เนื่องจากลักษณะที่กำหนดเองของแอปพลิเคชันเฉพาะของ ASIC จึงมักจะบรรจุฟังก์ชันการทำงานได้มากขึ้นในเวลาเดียวกันโดยมีขนาดเล็ก ใช้พลังงานน้อยลง และกระจายตัวน้อยลง ความร้อนเมื่อเปรียบเทียบกับโซลูชัน IC มาตรฐาน ความแตกต่างหลักอื่น ๆ ระหว่างไอซีมาตรฐานเช่น Memories และ ASICs คือผู้ออกแบบ ASIC สามารถเป็นลูกค้าได้โดยตรงซึ่งอาจมีแนวคิดที่ชัดเจนเกี่ยวกับการใช้งาน ตั้งแต่ช่วงต้นทศวรรษ 1980 โลกของวงจรรวมได้รับความนิยมอย่างมาก ได้รับอิทธิพลจาก ASIC พวกเขามีหน้าที่รับผิดชอบในการขยายตัวของอุตสาหกรรมเซมิคอนดักเตอร์ การเปลี่ยนแปลงรูปแบบธุรกิจของวงจรรวม และการเพิ่มขึ้นอย่างมากในการออกแบบ IC และวิศวกรออกแบบ ASIC ยังมีอิทธิพลต่อระบบนิเวศทั้งหมดของการออกแบบและการผลิตเซมิคอนดักเตอร์ เช่น การออกแบบระบบ การประดิษฐ์ และกระบวนการผลิต การทดสอบและการบรรจุหีบห่อและเครื่องมือ CAD ประวัติโดยย่อของ ASIC ที่มาของ ASIC สามารถสืบย้อนไปถึงอย่างน้อย 20 น้ำตาก่อนการพัฒนา Masked ROM (หน่วยความจำแบบอ่านอย่างเดียว) ในช่วงต้นทศวรรษ 1970 แนวความคิดของ Gate Arrays และ Standard Cells ได้รับการแนะนำ แต่ในช่วงทศวรรษ 1980 เทคโนโลยี ASIC ได้เข้ามามีบทบาทสำคัญในตลาด IC ทั่วโลก ในช่วงเวลานี้ผู้ผลิตและผู้จำหน่ายเซมิคอนดักเตอร์หลายรายโดยเฉพาะจาก ญี่ปุ่น ครองตลาด ASIC และถือเป็นผู้เชี่ยวชาญของ ASIC ASIC มีประเภทใดบ้าง ประวัติการออกแบบและเทคโนโลยีของ ASIC มีลักษณะเฉพาะด้วยการเติบโตอย่างต่อเนื่องและวิวัฒนาการของรูปแบบการออกแบบต่างๆ ของ ASIC ในทางสถิติ ASIC สไตล์เกทอาเรย์แบบ CMOS เป็นประเภทที่โดดเด่น แต่มีการออกแบบ ASIC หลายประเภท โดยทั่วไป ASIC ทั้งหมดสามารถแบ่งออกเป็นสามประเภท เหล่านี้คือ: แบบเต็ม - ASIC ที่กำหนดเองกึ่ง - ASIC แบบกำหนดเอง IC ที่ตั้งโปรแกรมได้ ASIC กึ่งกำหนดเองจะถูกแบ่งออกเป็นการออกแบบตาม Gate Array และการออกแบบตามเซลล์ Gate Arrays ถูกแบ่งออกเป็น Channeled และ Channel-less Arrays ในขณะที่การออกแบบ Cell based จะถูกแบ่งออกเป็น Standard Cell และ Macrocell มาสู่ Programmable ICs อุปกรณ์ลอจิกที่ตั้งโปรแกรมได้ทั้งหมดเช่น PAL, PLA, EPROM-based PLD (EPLD), EEPROM based PLD (EEPLD) และอุปกรณ์ตั้งโปรแกรมภาคสนาม เช่น FPGA อยู่ในหมวดหมู่นี้ รูปภาพต่อไปนี้แสดง ASIC ประเภทต่างๆ และหมวดหมู่ย่อยในแต่ละประเภท ตอนนี้ให้เราดู ASIC ประเภทที่สำคัญบางประเภทโดยย่อ ASIC ใน ASIC แบบกำหนดเองแบบเต็ม ลอจิกเซลล์ วงจร และเลย์เอาต์ทั้งหมดได้รับการออกแบบมาโดยเฉพาะสำหรับ ASIC นั้นตั้งแต่เริ่มต้น นักออกแบบอาจเลือกการออกแบบ ASIC แบบกำหนดเองแบบเต็มได้ก็ต่อเมื่อเขาคิดว่าไลบรารีที่มีอยู่ไม่เร็วพอหรือลอจิกเซลล์ไม่เล็กหรือใช้พลังงานสูง ข้อได้เปรียบหลักของ ASIC แบบกำหนดเองแบบเต็มเหนือการออกแบบ IC อื่นๆ คือ มันให้ประสิทธิภาพสูงสุดเท่าที่เป็นไปได้ในขนาดดายที่เล็กที่สุด แต่ประสิทธิภาพสูงและขนาดที่เล็กนี้มาพร้อมกับราคาของเวลาในการออกแบบที่เพิ่มขึ้น การออกแบบที่ซับซ้อน และต้นทุนโดยรวมของตัว IC เอง ASIS แบบกำหนดเองเต็มรูปแบบที่พบบ่อยที่สุดบางส่วน ได้แก่ ไมโครโปรเซสเซอร์, หน่วยความจำ, โปรเซสเซอร์อะนาล็อก, อุปกรณ์สื่อสารอนาล็อก / ดิจิตอล, เซ็นเซอร์, ทรานสดิวเซอร์ ไอซีไฟฟ้าแรงสูงสำหรับรถยนต์ ฯลฯ ต่อไปนี้เป็นตัวอย่างการออกแบบของเกท NAND อินพุต 2 อินพุตแบบ CMOS ที่ใช้ CMOS ซึ่งกำหนดทุกเลเยอร์ ASIC กึ่งกำหนดเองเพื่อลดเวลาการออกแบบและลดต้นทุนของการปรับแต่งแบบเต็ม ASICs แนวทางการออกแบบอื่นๆ อีกมากมายได้รับการพัฒนา และสิ่งเหล่านี้เรียกว่าเป็นการออกแบบ ASIC กึ่งกำหนดเอง โดยปกติ ระดับต่ำสุดของลำดับชั้นที่เกี่ยวข้องกับการออกแบบกึ่งกำหนดเองคือระดับตรรกะหรือระดับเกต ซึ่งตรงกันข้ามกับงานแบบ full-custom ซึ่งอาจเกี่ยวข้องกับการออกแบบและเลย์เอาต์ของทรานซิสเตอร์แต่ละตัว ดังที่ได้กล่าวไว้ก่อนหน้านี้ การออกแบบ ASIS แบบกึ่งกำหนดเองสามารถแบ่งออกเป็น Gate Arrays และ Standard Cells เพิ่มเติมได้ ให้เราดูเล็กน้อยเกี่ยวกับประเภทเหล่านี้Gate Array ASICใน ASICs ที่ใช้ Gate Array, ทรานซิสเตอร์ประเภท p และ n ถูกกำหนดไว้ล่วงหน้าบนเวเฟอร์ซิลิคอนเป็นอาร์เรย์ ตามการออกแบบจากลูกค้าและการเชื่อมต่อที่ได้รับจากการออกแบบ ผู้จำหน่ายซิลิคอนได้จัดเตรียมแผ่นเวเฟอร์พื้นฐานเหล่านี้ ดังนั้น เวเฟอร์ฐานจึงมีความเฉพาะเจาะจงสำหรับลูกค้า เนื่องจากได้รับการออกแบบตามการเชื่อมต่อที่ลูกค้าจัดเตรียมไว้ระหว่างทรานซิสเตอร์ของอาร์เรย์เกต อาร์เรย์เกตถูกแบ่งออกเป็นสองประเภทอีกครั้งเรียกว่า Channeled Gate Array และ Channel-less Gate Array ในอาร์เรย์เกทแบบแชนเนล การเชื่อมต่อระหว่างเซลล์ลอจิกจะดำเนินการภายในแชนเนลที่กำหนดไว้ล่วงหน้าระหว่างแถวของเซลล์ลอจิก ในกรณีของเกทอาร์เรย์ที่ไม่มีช่องสัญญาณ การเชื่อมต่อจะทำบนชั้นโลหะด้านบนที่ด้านบนของเซลล์ลอจิก ASIC ที่ใช้เซลล์มาตรฐานตามเซลล์มาตรฐาน ASIC ใช้เซลล์ลอจิกที่ออกแบบไว้ล่วงหน้า เช่น Gates, Multiplexers, Flip-flops, Adders เป็นต้น เซลล์ลอจิกเหล่านี้เรียกว่า Standard Cells ที่ได้รับการออกแบบและจัดเก็บไว้ในไลบรารี ไลบรารีนี้ถูกนำเข้าไปยังเครื่องมือ CAD และการออกแบบสามารถทำได้โดยใช้ส่วนประกอบของไลบรารีเป็นอินพุต โดยปกติ การออกแบบที่ใช้เซลล์มาตรฐานจะจัดเป็นแถวของเซลล์ที่มีความสูงคงที่บนชิป เช่นเดียวกับแถวของอิฐ เมื่อรวมกับส่วนประกอบระดับลอจิก การออกแบบเซลล์มาตรฐานสามารถใช้เพื่อใช้งานฟังก์ชันที่ซับซ้อน เช่น ตัวคูณและอาร์เรย์หน่วยความจำ การออกแบบเซลล์มาตรฐานอาจมีเซลล์ที่ออกแบบไว้ล่วงหน้าที่ใหญ่และซับซ้อนกว่า เช่น ไมโครคอนโทรลเลอร์หรือไมโครโปรเซสเซอร์ เซลล์ที่ใหญ่กว่าเหล่านี้เรียกว่า Megacells การออกแบบโฟลว์ จนถึงตอนนี้ คุณได้เห็นข้อมูลเบื้องต้นเกี่ยวกับ ASIC และ ASIC ที่สำคัญบางประเภทแล้ว ในส่วนนี้ ให้เราพยายามทำความเข้าใจสั้นๆ เกี่ยวกับโฟลว์กระบวนการเฉพาะและขั้นตอนที่เกี่ยวข้องในการออกแบบและพัฒนา ASIC รูปภาพต่อไปนี้แสดงโฟลว์การออกแบบทั่วไปที่เกี่ยวข้องกับการออกแบบ ASIC กึ่งกำหนดเอง โดยทั่วไปสามารถแบ่งออกเป็น 10 ขั้นตอน การออกแบบรายการ: ในขั้นตอน การออกแบบตรรกะจะถูกสร้างขึ้นโดยใช้ภาษาคำอธิบายฮาร์ดแวร์ (HDL) เช่น VHDL หรือ Verilog หรือด้วยความช่วยเหลือของรายการแผนผัง การสังเคราะห์ตรรกะ: เมื่อตรรกะได้รับการออกแบบโดยใช้ รายการ HDL หรือ Schematic ขั้นตอนต่อไปคือการแยกคำอธิบายของเซลล์ลอจิกและการเชื่อมต่อระหว่างกัน ข้อมูลนี้เรียกอีกอย่างว่า Netlist การแบ่งพาร์ติชันระบบ: ขั้นตอนต่อไปคือการแบ่งระบบทั้งหมดออกเป็นบล็อกขนาด ASIC ขนาดเล็กตามตรรกะ การจำลองเค้าโครงล่วงหน้า: ก่อนเข้าสู่เค้าโครงจริงของการออกแบบ เครื่องมือจำลองจะตรวจสอบวงจรสำหรับ การทำงานที่เหมาะสม อันที่จริง กระบวนการนี้ดำเนินการในทุกขั้นตอนเพื่อที่ว่าหากพบข้อผิดพลาด การแก้ไขในขั้นตอนนี้เองจะเป็นเรื่องง่าย กระบวนการจนถึงขั้นตอนนี้มักจะถือเป็นการออกแบบเชิงตรรกะ ขั้นตอนหลังจากนี้เกี่ยวข้องกับเลย์เอาต์จริงของการออกแบบ การวางผังพื้น: ขั้นตอนแรกในการออกแบบทางกายภาพคือการจัดเรียงบล็อกทั้งหมดของวงจรบนชิป ตำแหน่ง: ในขั้นตอนนี้ ตำแหน่งของเซลล์ลอจิกใน a บล็อกถูกตั้งค่าเส้นทาง: เมื่อการวางตำแหน่งของบล็อกและเซลล์เสร็จสิ้น ก็ถึงเวลาสร้างการเชื่อมต่อระหว่างเซลล์และบล็อกการสกัด: ขั้นตอนต่อไปคือการกำหนดความต้านทานและความจุของการเชื่อมต่อระหว่างกันที่ทำไว้ก่อนหน้านี้ เนื่องจากพวกเขากำหนดความล่าช้าของสัญญาณ นอกจากนี้ ความล่าช้าจะถูกคำนวณในขั้นตอนนี้ การจำลองหลังการจัดวาง: เมื่อการออกแบบทางกายภาพเสร็จสิ้น วงจรจะถูกทดสอบการทำงานอีกครั้ง ความล่าช้าที่คำนวณไว้ก่อนหน้านี้จะถูกนำมาพิจารณาในกระบวนการจำลองด้วย การตรวจสอบกฎการออกแบบ (DRC): ขั้นตอนสุดท้ายคือการตรวจสอบเลย์เอาต์ของวงจรทั้งหมดและตรวจสอบว่าเป็นไปตามข้อกำหนดกฎการออกแบบหรือไม่ การนำไปใช้งานของ ASIC คือ กว้างมาก เนื่องจากโดยทั่วไปจะใช้ได้ทุกที่ที่ต้องการประสิทธิภาพ การปรับแต่ง และขนาด

ฝากข้อความ 

รายการข้อความ